数字逻辑复习

数字系统

是一个能对数字信号进行加工、传递和存储的实体，它由实现各种功能的数字逻辑电路相互连接而成。

数字量和模拟量

一类物理量的变化在时间上和数量上都是离散的。这类物理量常称为数字量。

另一类物理量的变化在时间上和数量上则是连续的。这类物理量常称为模拟量。

数字信号和模拟信号

用来表示数字量的信号叫数字信号。

用来表示模拟量的信号叫模拟信号。

数字电路和模拟电路

我们把用来处理数字信号的电子电路叫做数字电路（数字逻辑电路）。

我们把用来处理模拟信号的电子电路叫做模拟电路。

数字电路特点

• 二进制

• 稳定性好

• 抗干扰能力强

• 具有记忆功能

• 具有加密功能

• 通用性强

• 分析工具为逻辑代数

• 结构简单、功耗低、便于集成制造和系列化生产；产品价格低廉、可靠性好,
  使用灵活使用方便

数字集成电路的分类

• 按照集成度的高低

  • 小规模（SSI）：逻辑门数小于10门或元件数小于100个

  • 中规模（MSI）：逻辑门数为10门-99门或元件数100个-999个

  • 大规模（LSI）：逻辑门数为100门-9999门或元件数1000个-99999个

  • 超大规模（VLSI）：逻辑门数大于10000门或元件数大于100000个

• 根据所采用的半导体器件

  • 双极型集成电路

  • 单极型集成电路(MOS管)

• 根据设计方法和功能

  • 非用户定制电路

  • 全用户定制电路

  • 半用户定制电路

组合逻辑电路和时序逻辑电路

如果一个逻辑电路在任何时刻的稳定输出仅取决于该时刻的输入，而与电路过去的输入无关，则称为组合逻辑(Combinational Logic)电路。

如果一个逻辑电路在任何时刻的稳定输出不仅取决于该时刻的输入，而且与过去的输入相关，则称为时序逻辑(Sequential Logic)电路。

时序逻辑电路按照是否有统一的时钟信号进行同步，可进一步分为同步时序逻辑电路和异步时序逻辑电路。

一个最简的方案并不等于一个最佳的方案

最佳方案应满足全面的性能指标和实际应用要求。所以，在用传统方法求出一个实现预定功能的最简结构之后，往往要根据实际情况进行相应调整。

逻辑代数

真值表

依次列出一个逻辑函数的所有输入变量取值组合及其相应函数值的表格称为真值表。

卡诺图

卡诺图是由表示逻辑变量所有取值组合的小方格所构成的平面图。

卡诺圈

通常把用来包围那些能由一个简单"与"项代替的若干最小项的"圈"称为卡诺圈。

逻辑代数三条重要规则

代入规则、反演规则和对偶规则。

最小项和最大项

如果一个具有n个变量的函数的"与项"包含全部n个变量，每个变量都以原变量或反变量形式出现一次，且仅出现一次，则该"与项"被称为最小项。有时又将最小项称为标准"与项"。

如果一个具有n个变量函数的"或项"包含全部n个变量，每个变量都以原变量或反变量形式出现一次，且仅出现一次，则该"或项"被称为最大项。有时又将最大项称为标准"或项"。

标准与或式和标准或与式

由若干最小项相"或"构成的逻辑表达式称为标准"与-或"表达式，也叫做最小项表达式。

由若干最大项相"与"构成的逻辑表达式称为标准"或-与"表达式，也叫做最大项表达式。

集成门电路

双极型集成电路

采用双极型半导体器件作为元件。主要特点是速度快、负载能力强，但功耗较大、
集成度较低。

双极型集成电路又可进一步可分为：

• 晶体管-晶体管逻辑电路$TTL$(Transistor Transistor Logic)

• 发射极耦合逻辑电路$ECL$(Emitter Coupled Logic)

• 集成注入逻辑电路$I^{2}L$(Integrated Injection Logic)

TTL电路的"性能价格比"最佳，应用最广泛。

单极型集成电路(MOS管)

采用金属-氧化物半导体场效应管作为元件。主要特点是结构简单、制造方便、集成度高、功耗低，但速度较慢。

MOS集成电路又可进一步分为：

• PMOS

• NMOS

• CMOS：同时使用PMOS管和NMOS管CMOS电路应用较普遍，因为它不但适用于通用逻电路的设计，而且综合性能最好。

晶体二极管的开关特性

• 静态特性是指二极管在导通和截止两种稳定状态下的特性。（正向导通，反向截止）

• 动态特性是指二极管在导通与截止两种状态转换过程中的特性，它表现在完成两种状态之间的转换需要一定的时间。

  • 反向恢复时间：二极管从正向导通到反向截止所需要的时间

    • 反向恢复时间$tre$=存储时间$ts$+渡越时间$tt$

  • 开通时间： 二极管从反向截止到正向导通的时间

    • 很短，可以忽略不计

晶体三极管的开关特性

• 有截止、放大、饱和三种工作状态（基极电压$U_{B}$小于零截止，大于$U_{E}$和$U_{C}$饱和导通）

  • 饱和：发射结正偏，集电结反偏（$U_{B} > U_{E}$，$U_{B} < U_{C}$）

• 由电流控制

• 动态特性

  • 开通时间$t_{on}$=延迟时间$t_{d} +$上升时间$t_{r}$

  • 关闭时间$t_{off}$=存储时间$t_{s} +$下降时间$t_{f}$

MOS管的开关特性

• 栅极(G)、漏极(D)、源极(S)

• 是电压控制元件，由栅源电压$U_{GS}$决定其工作状态

• $t_{截止 - > 导通} < t_{导通 - > 截止}$

• NMOS管$U_{G}$低关高通
  PMOS管$U_{G}$高关低通

TTL与非门的主要外部特性参数

输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延和空载功耗等

• 输出高电平$V_{OH}$：输出高电平$V_{OH}$是指至少有一个输入端接低电平时的输出电平。

• 输出低电平$V_{OL}$：输出低电平$V_{OL}$是指输入全为高电平时的输出电平。

• 平均传输延迟时间$t_{pd}$: 平均传输延迟时间$t_{pd}$
  是指一个矩形波信号从与非门输入端传到与非门输出端(反相输出)所延迟的时间。反应与非门开关速度的重要参数。

集电极开路门（OC门）

• 是一种输出端可以直接相互连接的特殊逻辑门

• 将一般TTL与非门电路的推拉式输出级改为三极管集电极开路输出

• 集电极开路与非门只有在外接负载电阻RL和电源U’CC后才能正常工作

• 可以方便的实现"线与"逻辑

三态输出门（TS门）

有三种输出状态：输出高电平、输出低电平和高阻状态，前两种状态为工作状态，后一种状态为禁止状态。

使能控制端为高电平有效：EN=0，相当于开路；EN=1，相当于一般与非门
使能控制端为低电平有效：EN=1，相当于开路；EN=1，相当于一般与非门

可以实现线与，被广泛应用于总线传送，既可用于单向数据传送，也可用于双向数据传送

CMOS传输门

由于MOS管的结构是对称的，即源极和漏极可以互换使用，因此，传输门的输入端和输出端可以互换使用。即MOS传输门具有双向性，故又称为可控双向开关。

正逻辑和负逻辑

• 正逻辑：用高电平表示逻辑1，低电平表示逻辑0
• 负逻辑：用高电平表示逻辑0，低电平表示逻辑1
• 正逻辑与门等价于负逻辑或门

触发器

• 触发器是一种具有记忆功能的电子器件

• 触发器能用来存储一位二进制信息

• 由逻辑门加上适当的反馈线耦合而成

基本R-S触发器

是直接复位(Reset)-置位(Set)触发器的简称，由于它是构成各种功能触发器的基本部件，故称为基本R-S触发器

• 由与非门构成的基本R-S触发器：11不变，10置1，01置0，不允许出现00(状态不定)

• 由或非门构成的基本R-S触发器：00不变，10置0，01置1，不允许出现11(状态不定)

时钟控制触发器

• 具有时钟脉冲控制的触发器称为"时钟控制触发器"或者"定时触发器"。

• 时钟脉冲控制触发器的工作特点：

  • 由时钟脉冲确定状态转换的时刻(即何时转换)

  • 由输入信号确定触发器状态转换的方向(即如何转换)

钟控R-S触发器

• 时钟脉冲C=0时，状态保持不变
  时钟脉冲C=1时，00不变，10置0，01置1，不允许出现11(状态不定)

• 不足之处：

  • 输入信号依然存在约束条件，即R、S不能同时为1；

  • 可能出现"空翻"现象。

空翻

• 所谓"空翻"是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象

• 引起空翻的原因是在时钟脉冲作用期间，输入信号直接控制着触发器状态的变化。即当时钟C为1时，输入信号R、S发生变化，触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。

钟控D触发器

• 时钟脉冲C=0时，状态保持不变
  时钟脉冲C=1时，D=0置0，D=1置1，状态变化仅取决于输入信号，与现态无关

• 解决了钟控R-S触发器在输入端R、S同时为1时状态不确定的问题

• 依然存在"空翻"现象

• 为了进一步解决"空翻"问题，实际中使用的集成D触发器通常采用维持阻塞结构，称为维持阻塞D触发器。

钟控J-K触发器

注意J和K的位置（K在左，J在右）！与R和S相反

• 时钟脉冲C=0时，状态保持不变
  时钟脉冲C=1时，00不变，10置1，01置0，11次态与现态相反

• 仍存在"空翻"现象

• 为了进一步解决"空翻"问题，实际中广泛采用主从J-K触发器。

T触发器（计数触发器）

• 把J-K触发器的两个输入端J和K连接起来，并把连接在一起的输入端用符号T表示

• 时钟脉冲C=0时，状态保持不变
  时钟脉冲C=1时，T=0状态不变，T=1状态翻转，相当一位二进制计数器

组合电路

组合电路的特点

• 由逻辑门电路组成，不包含任何记忆元件；

• 信号是单向传输的，不存在反馈回路。

组合电路分析

• 根据逻辑电路图写出输出函数表达式

• 化简输出函数表达式

• 列出输出函数真值表

• 功能评述

组合电路设计

• 建立给定问题的逻辑描述 （真值表法/分析法）

• 求出逻辑函数的最简表达式

• 选择逻辑门类型并将逻辑函数变换成相应形式

• 画出逻辑电路图

无关最小项

由于输入变量之间存在的相互制约或问题的某种特殊限定，使输出函数与某些变量取值无关，这些输入取值组合对应的最小项称为无关最小项，简称为无关项或者任意项。

A和B相加产生的本位和：$A \oplus B$
产生的进位：$AB$

竞争现象与险象

• 竞争：由于延迟时间的影响，使得输入信号经过不同路径到达输出端的时间有先有后，这一现象称为竞争。

  • 非临界竞争：不产生错误输出的竞争称为非临界竞争

  • 临界竞争：导致错误输出的竞争称为临界竞争

• 险象：由竞争导至的错误输出信号

  • 静态险象：在输入变化而输出不应发生变化的情况下，输出端产生了短暂的错误输出

  • 动态险象：在输入变化而输出应该发生变化的情况下，输出在变化过程中产生了短暂的错误输出

  • "0"型险象：错误输出信号为负脉冲

  • "1"型险象：错误输出信号为正脉冲

• 组合电路中的险象是一种瞬态现象，它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系。一旦瞬态过程结束，即可恢复正常逻辑关系。

险象的判断

• 代数法

  • 检查函数表达式中是否有某个变量X同时以原变量和反变量的形式出现

  • 带入其他变量的所有取值组合,看函数表达式是否会变为$X + \overline{X}$或者$X \cdot \overline{X}$的形式。若会，则说明对应的逻辑电路可能产生险象

• 卡诺图法

  • 若卡诺圈之间存在"相切"关系，即两卡诺圈之间存在不被同一卡诺圈包含的相邻最小项，则该电路可能产生险象

险象的消除

• 增加冗余项

  • 若卡诺图上某两个卡诺圈"相切"，则用一个多余的卡诺圈将它们之间的相邻最小项圈起来，与多余卡诺圈对应的"与"项即为要加入函数表达式中的冗余项。

• 增加惯性延迟环节

  • 在组合电路输出端连接一个惯性延时环节。通常采用RC电路作惯性延时环节。

  • RC电路实际上是一个低通滤波器。由于竞争引起的险象都是一些频率很高的尖脉冲信号，因此，险象在通过RC电路后能基本被滤掉，保留下来的仅仅是一些幅度极小的毛刺，它们不再对电路的可靠性产生影响。

  • 必须适当选择惯性环节的时间常数(τ=RC)，一般要求τ大于尖脉冲的宽度，以便能将尖脉冲"削平"；但也不能太大，否则将使正常输出信号产生不允许的畸变。

• 选通法

  • 选通法不必增加任何器件，仅仅是利用选通脉冲的作用，从时间上加以控制，使输出避开险象脉冲。

时序逻辑电路

• 电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能

• 电路中包含反馈回路，通过反馈使电路功能与"时序"相关

• 电路的输出由电路当时的输入和状态(对过去输入的记忆)共同决定

同步时序电路

• 电路中有统一的定时信号，存储器件采用时钟控制触发器，电路状态在时钟脉冲控制下同时发生转换，即电路状态的改变依赖于输入信号和时钟脉冲信号。

• 现态：时钟脉冲作用之前电路所处的状态
  次态：时钟脉冲作用之后电路所达的状态

Mealy型和Moore型

• Mealy型电路：时序逻辑电路的输出是电路输入和电路状态的函数

• Moore型电路：时序逻辑电路的输出仅仅是电路状态的函数

同步时序逻辑电路分析

• 写出输出函数和激励函数表达式

• 借助触发器功能表列出电路次态真值表

• 作出状态表和状态图（必要时画出时间图）

• 归纳出电路的逻辑功能

次态真值表（例）

状态表（例）

Mealy型 Moore型

同步时序逻辑电路设计

• 形成原始状态图和原始状态表

• 状态化简，求得最小化状态表

• 状态编码，得到二进制状态表

• 根据选定的触发器的激励表（画出来）列出激励函数和输出函数真值表

• 用卡诺图化简后写出激励函数和输出函数的最简表达式

• 画出逻辑电路图

状态化简

• 作隐含表$\rightarrow$求最大等效类$\rightarrow$作最简状态表（将最简状态分别用a,b,c,d…表示）

状态编码原则（相邻分配法）

优先考虑第一条，一般把初始状态设为00

• 次态相同，现态相邻
  在相同输入条件下，具有相同次态的现态应尽可能分配相邻的二进制代码

• 同一现态，次态相邻
  在相邻输入条件下，同一现态的次态应尽可能分配相邻的二进制代码

• 输出相同，现态相邻
  在每一种输入取值下均具有相同输出的现态应尽可能分配相邻的二进制代码

四种钟控触发器的激励表

激励函数和输出函数真值表（例）

序列检测器（用Moore型）和代码检测器（用Mealy型）

代码检测器的状态图（例）

同步电路设计的讨论

当电路中触发器所能表示的状态数大于有效状态数时，需要对设计的电路进行讨论

• 电路是否具有自恢复功能。即电路万一偶然进入无效状态，能否在输入信号和时钟脉冲作用下自动进入有效状态，如果能，则称为具有自恢复功能；否则，称为"挂起"

• 电路是否会产生错误输出信号。即电路万一处在无效状态，是否会在输入信号和时钟脉冲作用下，产生错误输出信号（无效状态下要求输出全是0！）

• 如果产生错误输出，改变输出函数（把卡诺圈中的无关项去掉）

无效状态表（例）

异步时序电路

• 异步时序逻辑电路中没有统一的时钟脉冲信号，电路状态的改变是外部输入信号变化直接作用的结果

脉冲异步时序逻辑电路

• 输入信号为脉冲信号

• 输入脉冲的宽度必须保证触发器可靠翻转

• 输入脉冲的间隔必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来

• 不允许两个或两个以上输入端同时出现脉冲

  • 理由：因为客观上两个或两个以上脉冲是不可能准确地"同时"的，在没有时钟脉冲同步的情况下，由不可预知的时间延迟造成的微小时差可能导致电路产生错误的状态转移。

• 若电路结构为Mealy型，则输出为脉冲信号

• 若电路结构为Moore型，则输出是电平信号

脉冲异步时序逻辑电路的分析

当存储元件采用时钟控制触发器时，对触发器的时钟控制端应作为激励函数处理

分析时可以排除两个或两个以上输入端同时出现脉冲以及输入端无脉冲出现情况

• 写出电路的输出函数和激励函数表达式

• 列出电路次态真值表或次态方程组

• 作出状态表和状态图

• 用文字描述电路的逻辑功能（必要时画出时间图）

中规模通用集成电路

二进制并行加法器

是一种能并行产生两个二进制数算术和的组合逻辑部件

• 串行进位二进制并行加法器

  • 四位二进制并行加法器T692

• 超前进位二进制并行加法器

  • 四位二进制并行加法器T693

译码器

对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号

二进制译码器

能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路

• 二进制译码器一般具有n个输入端、$2^{n}$个输出端和一个(或多个)使能输入端

• 使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平
  （与有效电平相反)

• 有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)

T4138型3-8线译码器：每个输出都是 A2、A1和A0
的最小项的反（$\overline{Y_{0}} = \overline{m_{0}}，\overline{Y_{1}} = \overline{m_{1}}，...$）

编码器

编码器的功能恰好与译码器相反，是对输入信号按一定规律进行编排，使每组输出代码具有其特定的含义

二—十进制编码器

• 将十进制数字0～9分别编码成4位BCD码

• 任何时候只允许一个输入端为有效信号

优先编码器

• 识别输入信号的优先级别，选中优先级别最高的一个进行编码，实现优先权管理

• 允许多个输入端同时为有效信号

• 每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产生相应的输出代码

74LS148：8-3线优先编码器

• 输入$I_{0} - I_{7}$和输出$Q_{A}$、$Q_{B}$、$Q_{C}$的有效工作电平均为低电平

• 在$I_{0} - I_{7}$输入端中，下角标号码越大的优先级越高

• 例如，$I_0、I_2、I_3、I_5和I_7$均为1，$I_1、I_4和I_6$为0时，输出按优先级较高的$I_6$编码，即$Q_CQ_BQ_A = 001$

多路选择器

• 多路选择器又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、单路输出的组合逻辑电路

• 一个具有$2^{n}$路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出

四路数据选择器T580

多路分配器

它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出

计数器

• 是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称作"计数脉冲"

• 计数、保存、清除、预置等功能

• 按其工作方式可分为同步计数器和异步计数器
  按其进位制可分为二进制计数器、十进制计数器和任意进制计数器
  按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等

四位二进制同步可逆计数器T4193

寄存器

• 数字系统中用来存放数据或运算结果的一种常用逻辑部件

• 除了具有接收数据、保存数据和传送数据等基本功能外，通常还具有左、右移位，串、并输入，串、并输出以及预置、清零等多种功能

4位双向移位寄存器T1194

可编程逻辑器件（PLD）

• PLD属于LSI中的半用户定制电路

• 基本组成为一个"与"阵列和一个"或"阵列，每个输出都是输入的"与-或"函数

PLD分类

• 可编程只读存储器PROM

• 可编程逻辑阵列PLA

• 可编程阵列逻辑PAL

• 通用阵列逻辑GAL

在系统编程（ISP）

所谓在系统编程，是指可以在用户自己设计的目标系统上、为实现预定逻辑功能而对逻辑器件进行编程或改写

• 全面实现了硬件设计与修改的软件化

• 简化了设计与调试过程

• 容易实现系统硬件的现场升级

• 可降低系统成本，提高系统可靠性

• 器件制造工艺先进，性能参数好